Tóm tắt về wafer SiC
Tấm wafer silicon carbide (SiC) đã trở thành chất nền được lựa chọn cho các thiết bị điện tử công suất cao, tần số cao và nhiệt độ cao trong các lĩnh vực ô tô, năng lượng tái tạo và hàng không vũ trụ. Danh mục đầu tư của chúng tôi bao gồm các loại polytype và sơ đồ pha tạp chính—pha tạp nitơ 4H (4H-N), bán cách điện tinh khiết cao (HPSI), pha tạp nitơ 3C (3C-N) và loại p 4H/6H (4H/6H-P)—được cung cấp ở ba cấp chất lượng: PRIME (chất nền được đánh bóng hoàn toàn, cấp thiết bị), DUMMY (đã mài hoặc chưa đánh bóng để thử nghiệm quy trình) và RESEARCH (lớp epi tùy chỉnh và cấu hình pha tạp cho R&D). Đường kính wafer trải dài từ 2″, 4″, 6″, 8″ và 12″ để phù hợp với cả các công cụ cũ và các nhà máy tiên tiến. Chúng tôi cũng cung cấp các khối đơn tinh thể và các tinh thể hạt giống định hướng chính xác để hỗ trợ quá trình phát triển tinh thể tại chỗ.
Các tấm wafer 4H-N của chúng tôi có mật độ hạt mang từ 1×10¹⁶ đến 1×10¹⁹ cm⁻³ và điện trở suất từ 0,01–10 Ω·cm, mang lại khả năng di chuyển electron và trường đánh thủng tuyệt vời trên 2 MV/cm—lý tưởng cho diode Schottky, MOSFET và JFET. Các chất nền HPSI vượt quá điện trở suất 1×10¹² Ω·cm với mật độ micropipe dưới 0,1 cm⁻², đảm bảo rò rỉ tối thiểu cho các thiết bị RF và vi sóng. Cubic 3C-N, có sẵn ở định dạng 2″ và 4″, cho phép epitaxy dị thể trên silicon và hỗ trợ các ứng dụng quang tử và MEMS mới lạ. Các tấm wafer 4H/6H-P loại P, được pha tạp nhôm thành 1×10¹⁶–5×10¹⁸ cm⁻³, tạo điều kiện cho các kiến trúc thiết bị bổ sung.
Các tấm wafer PRIME trải qua quá trình đánh bóng cơ học hóa học đến độ nhám bề mặt <0,2 nm RMS, độ dày tổng thể thay đổi dưới 3 µm và độ cong <10 µm. Các chất nền DUMMY đẩy nhanh các thử nghiệm lắp ráp và đóng gói, trong khi các tấm wafer RESEARCH có độ dày lớp epi từ 2–30 µm và pha tạp theo yêu cầu. Tất cả các sản phẩm đều được chứng nhận bằng phương pháp nhiễu xạ tia X (đường cong dao động <30 giây cung) và quang phổ Raman, với các thử nghiệm điện—đo Hall, định hình C–V và quét micropipe—đảm bảo tuân thủ JEDEC và SEMI.
Các boules có đường kính lên đến 150 mm được trồng thông qua PVT và CVD với mật độ sai lệch dưới 1×10³ cm⁻² và số lượng micropipe thấp. Các tinh thể hạt giống được cắt trong phạm vi 0,1° của trục c để đảm bảo sự phát triển có thể tái tạo và năng suất cắt lát cao.
Bằng cách kết hợp nhiều loại polytype, các biến thể pha tạp, cấp chất lượng, kích thước wafer và sản xuất tinh thể hạt và boule tại chỗ, nền tảng chất nền SiC của chúng tôi hợp lý hóa chuỗi cung ứng và đẩy nhanh quá trình phát triển thiết bị cho xe điện, lưới điện thông minh và các ứng dụng trong môi trường khắc nghiệt.
Tóm tắt về wafer SiC
Tấm wafer silicon carbide (SiC) đã trở thành chất nền được lựa chọn cho các thiết bị điện tử công suất cao, tần số cao và nhiệt độ cao trong các lĩnh vực ô tô, năng lượng tái tạo và hàng không vũ trụ. Danh mục đầu tư của chúng tôi bao gồm các loại polytype và sơ đồ pha tạp chính—pha tạp nitơ 4H (4H-N), bán cách điện tinh khiết cao (HPSI), pha tạp nitơ 3C (3C-N) và loại p 4H/6H (4H/6H-P)—được cung cấp ở ba cấp chất lượng: PRIME (chất nền được đánh bóng hoàn toàn, cấp thiết bị), DUMMY (đã mài hoặc chưa đánh bóng để thử nghiệm quy trình) và RESEARCH (lớp epi tùy chỉnh và cấu hình pha tạp cho R&D). Đường kính wafer trải dài từ 2″, 4″, 6″, 8″ và 12″ để phù hợp với cả các công cụ cũ và các nhà máy tiên tiến. Chúng tôi cũng cung cấp các khối đơn tinh thể và các tinh thể hạt giống định hướng chính xác để hỗ trợ quá trình phát triển tinh thể tại chỗ.
Các tấm wafer 4H-N của chúng tôi có mật độ hạt mang từ 1×10¹⁶ đến 1×10¹⁹ cm⁻³ và điện trở suất từ 0,01–10 Ω·cm, mang lại khả năng di chuyển electron và trường đánh thủng tuyệt vời trên 2 MV/cm—lý tưởng cho diode Schottky, MOSFET và JFET. Các chất nền HPSI vượt quá điện trở suất 1×10¹² Ω·cm với mật độ micropipe dưới 0,1 cm⁻², đảm bảo rò rỉ tối thiểu cho các thiết bị RF và vi sóng. Cubic 3C-N, có sẵn ở định dạng 2″ và 4″, cho phép epitaxy dị thể trên silicon và hỗ trợ các ứng dụng quang tử và MEMS mới lạ. Các tấm wafer 4H/6H-P loại P, được pha tạp nhôm thành 1×10¹⁶–5×10¹⁸ cm⁻³, tạo điều kiện cho các kiến trúc thiết bị bổ sung.
Các tấm wafer PRIME trải qua quá trình đánh bóng cơ học hóa học đến độ nhám bề mặt <0,2 nm RMS, độ dày tổng thể thay đổi dưới 3 µm và độ cong <10 µm. Các chất nền DUMMY đẩy nhanh các thử nghiệm lắp ráp và đóng gói, trong khi các tấm wafer RESEARCH có độ dày lớp epi từ 2–30 µm và pha tạp theo yêu cầu. Tất cả các sản phẩm đều được chứng nhận bằng phương pháp nhiễu xạ tia X (đường cong dao động <30 giây cung) và quang phổ Raman, với các thử nghiệm điện—đo Hall, định hình C–V và quét micropipe—đảm bảo tuân thủ JEDEC và SEMI.
Các boules có đường kính lên đến 150 mm được trồng thông qua PVT và CVD với mật độ sai lệch dưới 1×10³ cm⁻² và số lượng micropipe thấp. Các tinh thể hạt giống được cắt trong phạm vi 0,1° của trục c để đảm bảo sự phát triển có thể tái tạo và năng suất cắt lát cao.
Bằng cách kết hợp nhiều loại polytype, các biến thể pha tạp, cấp chất lượng, kích thước wafer và sản xuất tinh thể hạt và boule tại chỗ, nền tảng chất nền SiC của chúng tôi hợp lý hóa chuỗi cung ứng và đẩy nhanh quá trình phát triển thiết bị cho xe điện, lưới điện thông minh và các ứng dụng trong môi trường khắc nghiệt.
Hình ảnh wafer SiC
Bảng dữ liệu của wafer SiC loại 4H-N 6 inch
| Bảng dữ liệu wafer SiC 6 inch | ||||
| Tham số | Tham số phụ | Lớp Z | Hạng P | Hạng D |
| Đường kính | 149,5–150,0mm | 149,5–150,0mm | 149,5–150,0mm | |
| Độ dày | 4H-N | 350 µm ± 15 µm | 350 µm ± 25 µm | 350 µm ± 25 µm |
| Độ dày | 4H-SI | 500 µm ± 15 µm | 500 µm ± 25 µm | 500 µm ± 25 µm |
| Định hướng wafer | Ngoài trục: 4,0° về phía <11-20> ±0,5° (4H-B); Trên trục: <0001> ±0,5° (4H-SI) | Ngoài trục: 4,0° về phía <11-20> ±0,5° (4H-B); Trên trục: <0001> ±0,5° (4H-SI) | Ngoài trục: 4,0° về phía <11-20> ±0,5° (4H-B); Trên trục: <0001> ±0,5° (4H-SI) | |
| Mật độ ống vi mô | 4H-N | ≤ 0,2 cm⁻² | ≤ 2 cm⁻² | ≤ 15cm⁻² |
| Mật độ ống vi mô | 4H-SI | ≤ 1 cm⁻² | ≤ 5cm⁻² | ≤ 15cm⁻² |
| Điện trở suất | 4H-N | 0,015–0,024 Ω·cm | 0,015–0,028 Ω·cm | 0,015–0,028 Ω·cm |
| Điện trở suất | 4H-SI | ≥ 1×10¹⁰ Ω·cm | ≥ 1×10⁵ Ω·cm | |
| Định hướng phẳng chính | [10-10] ± 5,0° | [10-10] ± 5,0° | [10-10] ± 5,0° | |
| Chiều dài phẳng chính | 4H-N | 47,5mm ± 2,0mm | ||
| Chiều dài phẳng chính | 4H-SI | khía | ||
| Loại trừ cạnh | 3mm | |||
| Warp/LTV/TTV/Cung | 2,5 µm / `6 ``m / `25 `` / ``35 `m | 5 µm / 15 µm / 40 µm / ≤60 µm | ||
| Độ nhám | Đánh bóng | Ra ≤ 1 nm | ||
| Độ nhám | CMP | Ra ≤ 0,2 nm | Ra ≤ 0,5 nm | |
| Các vết nứt cạnh | Không có | Chiều dài tích lũy ≤ 20 mm, đơn ≤ 2 mm | ||
| Tấm lục giác | Diện tích tích lũy ≤ 0,05% | Diện tích tích lũy ≤ 0,1% | Diện tích tích lũy ≤ 1% | |
| Khu vực đa hình | Không có | Diện tích tích lũy ≤ 3% | Diện tích tích lũy ≤ 3% | |
| Các tạp chất cacbon | Diện tích tích lũy ≤ 0,05% | Diện tích tích lũy ≤ 3% | ||
| Vết xước bề mặt | Không có | Chiều dài tích lũy ≤ 1 × đường kính wafer | ||
| Chip cạnh | Không được phép ≥ 0,2 mm chiều rộng và chiều sâu | Tối đa 7 chip, mỗi chip ≤ 1 mm | ||
| TSD (Trật vít ren) | ≤ 500 cm⁻² | Không có | ||
| BPD (Trật khớp mặt phẳng cơ sở) | ≤ 1000 cm⁻² | Không có | ||
| Ô nhiễm bề mặt | Không có | |||
| Bao bì | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | |
Bảng dữ liệu của wafer SiC loại 4H-N 4 inch
| Bảng dữ liệu của wafer SiC 4 inch | |||
| Tham số | Sản xuất MPD bằng không | Tiêu chuẩn sản xuất (P Grade) | Điểm giả (Điểm D) |
| Đường kính | 99,5mm–100,0mm | ||
| Độ dày (4H-N) | 350 µm±15 µm | 350 µm±25 µm | |
| Độ dày (4H-Si) | 500 µm±15 µm | 500 µm±25 µm | |
| Định hướng wafer | Ngoài trục: 4,0° về phía <1120> ±0,5° đối với 4H-N; Trên trục: <0001> ±0,5° đối với 4H-Si | ||
| Mật độ ống vi mô (4H-N) | ≤0,2 cm⁻² | ≤2cm⁻² | ≤15cm⁻² |
| Mật độ ống vi mô (4H-Si) | ≤1 cm⁻² | ≤5cm⁻² | ≤15cm⁻² |
| Điện trở suất (4H-N) | 0,015–0,024 Ω·cm | 0,015–0,028 Ω·cm | |
| Điện trở suất (4H-Si) | ≥1E10 Ω·cm | ≥1E5 Ω·cm | |
| Định hướng phẳng chính | [10-10] ±5,0° | ||
| Chiều dài phẳng chính | 32,5mm ±2,0mm | ||
| Chiều dài phẳng thứ cấp | 18,0mm ±2,0mm | ||
| Định hướng phẳng thứ cấp | Mặt silicon hướng lên trên: 90° CW từ mặt phẳng chính ±5,0° | ||
| Loại trừ cạnh | 3mm | ||
| LTV/TTV/Cung cong | 2,5 µm/<5 µm/<15 µm/<30 µm | ≤10 µm/<15 µm/<25 µm/<40 µm | |
| Độ nhám | Ra Ba Lan ≤1 nm; Ra CMP ≤0,2 nm | Ra ≤0,5 nm | |
| Nứt cạnh do ánh sáng cường độ cao | Không có | Không có | Chiều dài tích lũy ≤10 mm; chiều dài đơn ≤2 mm |
| Tấm lục giác bằng ánh sáng cường độ cao | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤0.1% |
| Các khu vực đa dạng bằng ánh sáng cường độ cao | Không có | Diện tích tích lũy ≤3% | |
| Các tạp chất Carbon trực quan | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤3% | |
| Bề mặt silicon bị trầy xước do ánh sáng cường độ cao | Không có | Chiều dài tích lũy ≤1 đường kính wafer | |
| Chip cạnh bằng ánh sáng cường độ cao | Không được phép có chiều rộng và chiều sâu ≥0,2 mm | 5 cho phép, mỗi ≤1 mm | |
| Ô nhiễm bề mặt silicon do ánh sáng cường độ cao | Không có | ||
| Sự sai lệch của vít ren | ≤500 cm⁻² | Không có | |
| Bao bì | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn |
Bảng dữ liệu của wafer SiC loại HPSI 4 inch
| Bảng dữ liệu của wafer SiC loại HPSI 4 inch | |||
| Tham số | Cấp sản xuất MPD bằng không (Cấp Z) | Tiêu chuẩn sản xuất (P Grade) | Điểm giả (Điểm D) |
| Đường kính | 99,5–100,0mm | ||
| Độ dày (4H-Si) | 500 µm ±20 µm | 500 µm ±25 µm | |
| Định hướng wafer | Ngoài trục: 4,0° về phía <11-20> ±0,5° đối với 4H-N; Trên trục: <0001> ±0,5° đối với 4H-Si | ||
| Mật độ ống vi mô (4H-Si) | ≤1 cm⁻² | ≤5cm⁻² | ≤15cm⁻² |
| Điện trở suất (4H-Si) | ≥1E9 Ω·cm | ≥1E5 Ω·cm | |
| Định hướng phẳng chính | (10-10) ±5,0° | ||
| Chiều dài phẳng chính | 32,5mm ±2,0mm | ||
| Chiều dài phẳng thứ cấp | 18,0mm ±2,0mm | ||
| Định hướng phẳng thứ cấp | Mặt silicon hướng lên trên: 90° CW từ mặt phẳng chính ±5,0° | ||
| Loại trừ cạnh | 3mm | ||
| LTV/TTV/Cung cong | ≤3 µm/<5 µm/<15 µm/<30 µm | ≤10 µm/<15 µm/<25 µm/<40 µm | |
| Độ nhám (mặt C) | Đánh bóng | Ra ≤1 nm | |
| Độ nhám (mặt Si) | CMP | Ra ≤0,2 nm | Ra ≤0,5 nm |
| Nứt cạnh do ánh sáng cường độ cao | Không có | Chiều dài tích lũy ≤10 mm; chiều dài đơn ≤2 mm | |
| Tấm lục giác bằng ánh sáng cường độ cao | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤0.1% |
| Các khu vực đa dạng bằng ánh sáng cường độ cao | Không có | Diện tích tích lũy ≤3% | |
| Các tạp chất Carbon trực quan | Diện tích tích lũy ≤0,05% | Diện tích tích lũy ≤3% | |
| Bề mặt silicon bị trầy xước do ánh sáng cường độ cao | Không có | Chiều dài tích lũy ≤1 đường kính wafer | |
| Chip cạnh bằng ánh sáng cường độ cao | Không được phép có chiều rộng và chiều sâu ≥0,2 mm | 5 cho phép, mỗi ≤1 mm | |
| Ô nhiễm bề mặt silicon do ánh sáng cường độ cao | Không có | Không có | |
| Sự lệch trục vít ren | ≤500 cm⁻² | Không có | |
| Bao bì | Hộp đựng nhiều wafer hoặc hộp đựng wafer đơn | ||
Thời gian đăng: 30-06-2025