Làm thế nào chúng ta có thể làm mỏng một tấm bán dẫn xuống mức "siêu mỏng"?

Làm thế nào chúng ta có thể làm mỏng một tấm bán dẫn xuống mức "siêu mỏng"?
Vậy chính xác thì tấm wafer siêu mỏng là gì?

Các phạm vi độ dày điển hình (ví dụ: tấm wafer 8″/12″)

• Tấm wafer tiêu chuẩn:600–775 μm

• Tấm wafer mỏng:150–200 μm

• Tấm wafer siêu mỏng:dưới 100 μm

• Tấm wafer cực mỏng:50 μm, 30 μm, hoặc thậm chí 10–20 μm

Tại sao các tấm bán dẫn lại ngày càng mỏng hơn?

• Giảm độ dày tổng thể của gói, rút ​​ngắn chiều dài TSV và giảm độ trễ RC.

• Giảm điện trở bật và cải thiện khả năng tản nhiệt

• Đáp ứng các yêu cầu sản phẩm cuối cùng về kiểu dáng siêu mỏng

Các rủi ro chính của tấm bán dẫn siêu mỏng

1. Độ bền cơ học giảm mạnh

2. Biến dạng nghiêm trọng

3. Khó khăn trong việc xử lý và vận chuyển

4. Các cấu trúc mặt trước rất dễ bị tổn thương; các tấm bán dẫn dễ bị nứt/vỡ.

Làm thế nào chúng ta có thể làm mỏng một tấm bán dẫn đến mức siêu mỏng?

1. DBG (Cắt nhỏ trước khi xay)
   Cắt một phần tấm wafer (không cắt xuyên qua hoàn toàn) sao cho mỗi chip được định hình trước trong khi tấm wafer vẫn được kết nối cơ học từ mặt sau. Sau đó, mài tấm wafer từ mặt sau để giảm độ dày, dần dần loại bỏ phần silicon còn lại chưa bị cắt. Cuối cùng, lớp silicon mỏng cuối cùng được mài xuyên qua, hoàn tất quá trình tách chip.

2. Quy trình Taiko
   Chỉ làm mỏng vùng trung tâm của tấm wafer trong khi vẫn giữ cho vùng rìa dày. Viền dày hơn sẽ cung cấp sự hỗ trợ cơ học, giúp giảm cong vênh và rủi ro khi thao tác.

3. Liên kết tấm bán dẫn tạm thời
   Liên kết tạm thời gắn tấm bán dẫn vào một...người vận chuyển tạm thờiBiến một tấm bán dẫn cực kỳ dễ vỡ, giống như màng phim, thành một khối chắc chắn, có thể gia công được. Giá đỡ nâng đỡ tấm bán dẫn, bảo vệ các cấu trúc mặt trước và giảm thiểu ứng suất nhiệt—cho phép làm mỏng đến mức độ nhất định.hàng chục micrometĐồng thời vẫn cho phép thực hiện các quy trình mạnh mẽ như tạo TSV, mạ điện và liên kết. Đây là một trong những công nghệ then chốt nhất cho công nghệ đóng gói 3D hiện đại.