Trong quá trình phát triển bùng nổ của ngành công nghiệp bán dẫn, tinh thể đơn được đánh bóngtấm siliconđóng vai trò quan trọng. Chúng là vật liệu cơ bản để sản xuất nhiều loại thiết bị vi điện tử. Từ các mạch tích hợp phức tạp và chính xác đến bộ vi xử lý tốc độ cao và cảm biến đa chức năng, tinh thể đơn được đánh bóngtấm siliconlà rất quan trọng. Sự khác biệt về hiệu suất và thông số kỹ thuật của chúng ảnh hưởng trực tiếp đến chất lượng và hiệu suất của sản phẩm cuối cùng. Dưới đây là thông số kỹ thuật và thông số chung của wafer silicon đơn tinh thể được đánh bóng:

Đường kính: Kích thước của wafer silicon đơn tinh thể bán dẫn được đo bằng đường kính của chúng và chúng có nhiều thông số kỹ thuật khác nhau. Đường kính phổ biến bao gồm 2 inch (50,8mm), 3 inch (76,2mm), 4 inch (100mm), 5 inch (125mm), 6 inch (150mm), 8 inch (200mm), 12 inch (300mm) và 18 inch (450mm). Các đường kính khác nhau phù hợp với các nhu cầu sản xuất và yêu cầu quy trình khác nhau. Ví dụ, wafer có đường kính nhỏ hơn thường được sử dụng cho các thiết bị vi điện tử đặc biệt, khối lượng nhỏ, trong khi wafer có đường kính lớn hơn cho thấy hiệu quả sản xuất cao hơn và lợi thế về chi phí trong sản xuất mạch tích hợp quy mô lớn. Các yêu cầu về bề mặt được phân loại thành đánh bóng một mặt (SSP) và đánh bóng hai mặt (DSP). Wafer đánh bóng một mặt được sử dụng cho các thiết bị yêu cầu độ phẳng cao trên một mặt, chẳng hạn như một số cảm biến. Wafer đánh bóng hai mặt thường được sử dụng cho các mạch tích hợp và các sản phẩm khác yêu cầu độ chính xác cao trên cả hai bề mặt. Yêu cầu về bề mặt (Hoàn thiện): SSP đánh bóng một mặt / DSP đánh bóng hai mặt.

Loại/Chất pha tạp: (1) Bán dẫn loại N: Khi một số nguyên tử tạp chất nhất định được đưa vào chất bán dẫn nội tại, chúng sẽ làm thay đổi độ dẫn điện của nó. Ví dụ, khi các nguyên tố hóa trị năm như nitơ (N), phốt pho (P), asen (As) hoặc antimon (Sb) được thêm vào, các electron hóa trị của chúng tạo thành liên kết cộng hóa trị với các electron hóa trị của các nguyên tử silicon xung quanh, để lại một electron thừa không bị liên kết bởi liên kết cộng hóa trị. Điều này dẫn đến nồng độ electron lớn hơn nồng độ lỗ trống, tạo thành chất bán dẫn loại N, còn được gọi là chất bán dẫn loại electron. Chất bán dẫn loại N rất quan trọng trong sản xuất các thiết bị cần electron làm chất mang điện chính, chẳng hạn như một số thiết bị điện. (2) Bán dẫn loại P: Khi các nguyên tố tạp chất hóa trị ba như bo (B), gali (Ga) hoặc indi (In) được đưa vào chất bán dẫn silicon, các electron hóa trị của nguyên tử tạp chất tạo thành liên kết cộng hóa trị với các nguyên tử silicon xung quanh, nhưng chúng thiếu ít nhất một electron hóa trị và không thể tạo thành liên kết cộng hóa trị hoàn chỉnh. Điều này dẫn đến nồng độ lỗ trống lớn hơn nồng độ electron, tạo thành chất bán dẫn loại P, còn được gọi là chất bán dẫn loại lỗ. Chất bán dẫn loại P đóng vai trò quan trọng trong sản xuất các thiết bị mà lỗ trống đóng vai trò là hạt mang điện chính, chẳng hạn như điốt và một số bóng bán dẫn.

Điện trở suất: Điện trở suất là một đại lượng vật lý quan trọng dùng để đo độ dẫn điện của các tấm wafer silicon đơn tinh thể được đánh bóng. Giá trị của điện trở suất phản ánh hiệu suất dẫn điện của vật liệu. Điện trở suất càng thấp thì độ dẫn điện của wafer silicon càng tốt; ngược lại, điện trở suất càng cao thì độ dẫn điện càng kém. Điện trở suất của wafer silicon được xác định bởi các đặc tính vật liệu vốn có của chúng, và nhiệt độ cũng có tác động đáng kể. Nhìn chung, điện trở suất của wafer silicon tăng theo nhiệt độ. Trong các ứng dụng thực tế, các thiết bị vi điện tử khác nhau có yêu cầu về điện trở suất khác nhau đối với wafer silicon. Ví dụ, wafer được sử dụng trong sản xuất mạch tích hợp cần kiểm soát chính xác điện trở suất để đảm bảo hiệu suất thiết bị ổn định và đáng tin cậy.

Định hướng: Định hướng tinh thể của wafer thể hiện hướng tinh thể của mạng tinh thể silicon, thường được xác định bằng các chỉ số Miller như (100), (110), (111), v.v. Các định hướng tinh thể khác nhau có các tính chất vật lý khác nhau, chẳng hạn như mật độ vạch, thay đổi tùy theo định hướng. Sự khác biệt này có thể ảnh hưởng đến hiệu suất của wafer trong các bước xử lý tiếp theo và hiệu suất cuối cùng của các thiết bị vi điện tử. Trong quá trình sản xuất, việc lựa chọn wafer silicon có định hướng phù hợp cho các yêu cầu thiết bị khác nhau có thể tối ưu hóa hiệu suất thiết bị, cải thiện hiệu quả sản xuất và nâng cao chất lượng sản phẩm.

Phẳng/Khía: Cạnh phẳng (Flat) hoặc khía chữ V (Notch) trên chu vi của wafer silicon đóng vai trò quan trọng trong việc căn chỉnh hướng tinh thể và là một yếu tố nhận dạng quan trọng trong quá trình sản xuất và gia công wafer. Các wafer có đường kính khác nhau tương ứng với các tiêu chuẩn khác nhau về chiều dài của cạnh phẳng hoặc khía. Các cạnh căn chỉnh được phân loại thành cạnh phẳng chính và cạnh phẳng phụ. Cạnh phẳng chính chủ yếu được sử dụng để xác định hướng tinh thể cơ bản và tham chiếu gia công của wafer, trong khi cạnh phẳng phụ hỗ trợ thêm cho việc căn chỉnh và gia công chính xác, đảm bảo wafer hoạt động chính xác và đồng nhất trên toàn bộ dây chuyền sản xuất.

Độ dày: Độ dày của wafer thường được tính bằng micromet (μm), với độ dày phổ biến từ 100μm đến 1000μm. Các wafer có độ dày khác nhau phù hợp với các loại thiết bị vi điện tử khác nhau. Các wafer mỏng hơn (ví dụ: 100μm – 300μm) thường được sử dụng cho sản xuất chip đòi hỏi kiểm soát độ dày nghiêm ngặt, giúp giảm kích thước và trọng lượng của chip, đồng thời tăng mật độ tích hợp. Các wafer dày hơn (ví dụ: 500μm – 1000μm) được sử dụng rộng rãi trong các thiết bị đòi hỏi độ bền cơ học cao hơn, chẳng hạn như thiết bị bán dẫn công suất, để đảm bảo độ ổn định trong quá trình vận hành.

Độ nhám bề mặt: Độ nhám bề mặt là một trong những thông số quan trọng để đánh giá chất lượng wafer, vì nó ảnh hưởng trực tiếp đến độ bám dính giữa wafer và vật liệu màng mỏng được phủ lên sau đó, cũng như hiệu suất điện của thiết bị. Độ nhám này thường được biểu thị bằng độ nhám căn bậc hai trung bình (RMS) (tính bằng nm). Độ nhám bề mặt càng thấp thì bề mặt wafer càng nhẵn, giúp giảm các hiện tượng như tán xạ electron, đồng thời cải thiện hiệu suất và độ tin cậy của thiết bị. Trong các quy trình sản xuất bán dẫn tiên tiến, yêu cầu về độ nhám bề mặt ngày càng khắt khe, đặc biệt là đối với sản xuất mạch tích hợp cao cấp, nơi độ nhám bề mặt phải được kiểm soát ở mức vài nanomet hoặc thậm chí thấp hơn.

Biến thiên độ dày tổng thể (TTV): Biến thiên độ dày tổng thể là sự chênh lệch giữa độ dày tối đa và tối thiểu được đo tại nhiều điểm trên bề mặt wafer, thường được biểu thị bằng μm. TTV cao có thể dẫn đến sai lệch trong các quy trình như quang khắc và khắc, ảnh hưởng đến tính nhất quán về hiệu suất và năng suất của thiết bị. Do đó, việc kiểm soát TTV trong quá trình sản xuất wafer là một bước quan trọng để đảm bảo chất lượng sản phẩm. Đối với sản xuất thiết bị vi điện tử có độ chính xác cao, TTV thường được yêu cầu nằm trong phạm vi vài micromet.

Độ cong: Độ cong là độ lệch giữa bề mặt wafer và mặt phẳng lý tưởng, thường được đo bằng μm. Các wafer bị cong quá mức có thể bị gãy hoặc chịu ứng suất không đều trong quá trình xử lý tiếp theo, ảnh hưởng đến hiệu quả sản xuất và chất lượng sản phẩm. Đặc biệt trong các quy trình đòi hỏi độ phẳng cao, chẳng hạn như quang khắc, độ cong phải được kiểm soát trong một phạm vi nhất định để đảm bảo độ chính xác và tính nhất quán của mẫu quang khắc.

Độ cong vênh: Độ cong vênh biểu thị độ lệch giữa bề mặt wafer và hình cầu lý tưởng, cũng được đo bằng μm. Tương tự như độ cong vênh, độ cong vênh là một chỉ số quan trọng về độ phẳng của wafer. Độ cong vênh quá mức không chỉ ảnh hưởng đến độ chính xác của vị trí đặt wafer trong thiết bị xử lý mà còn có thể gây ra các vấn đề trong quá trình đóng gói chip, chẳng hạn như liên kết kém giữa chip và vật liệu đóng gói, từ đó ảnh hưởng đến độ tin cậy của thiết bị. Trong sản xuất bán dẫn cao cấp, các yêu cầu về độ cong vênh đang trở nên nghiêm ngặt hơn để đáp ứng nhu cầu của các quy trình sản xuất và đóng gói chip tiên tiến.

Biên dạng cạnh: Biên dạng cạnh của wafer rất quan trọng cho quá trình xử lý và vận chuyển tiếp theo. Nó thường được xác định bởi Vùng Loại trừ Cạnh (EEZ), xác định khoảng cách từ mép wafer đến vị trí không được phép xử lý. Biên dạng cạnh được thiết kế phù hợp và kiểm soát EEZ chính xác giúp tránh các khuyết tật cạnh, tập trung ứng suất và các vấn đề khác trong quá trình xử lý, cải thiện chất lượng và năng suất wafer tổng thể. Trong một số quy trình sản xuất tiên tiến, độ chính xác của biên dạng cạnh được yêu cầu ở mức dưới micron.

Số lượng hạt: Số lượng và kích thước hạt trên bề mặt wafer ảnh hưởng đáng kể đến hiệu suất của các thiết bị vi điện tử. Các hạt quá lớn hoặc quá nhiều có thể dẫn đến hỏng hóc thiết bị, chẳng hạn như đoản mạch hoặc rò rỉ, làm giảm năng suất sản phẩm. Do đó, số lượng hạt thường được đo bằng cách đếm số hạt trên một đơn vị diện tích, chẳng hạn như số hạt lớn hơn 0,3μm. Kiểm soát chặt chẽ số lượng hạt trong quá trình sản xuất wafer là một biện pháp thiết yếu để đảm bảo chất lượng sản phẩm. Công nghệ làm sạch tiên tiến và môi trường sản xuất sạch sẽ được sử dụng để giảm thiểu ô nhiễm hạt trên bề mặt wafer.

Sản xuất liên quan

Tấm wafer silicon đơn tinh thể Loại chất nền Si N/P Tấm wafer silicon carbide tùy chọn

Tấm wafer Si FZ CZ có sẵn trong kho Tấm wafer Silicon 12 inch Prime hoặc Test