LNOI Wafer (Lithium Niobate trên chất cách điện) Viễn thông Cảm biến quang điện cao
Sơ đồ chi tiết
Tổng quan
Bên trong hộp wafer có các rãnh đối xứng, kích thước của chúng hoàn toàn đồng nhất để hỗ trợ hai mặt của wafer. Hộp pha lê thường được làm bằng vật liệu nhựa PP trong mờ có khả năng chịu nhiệt, mài mòn và tĩnh điện. Các màu phụ gia khác nhau được sử dụng để phân biệt các phân đoạn quy trình kim loại trong sản xuất chất bán dẫn. Do kích thước khóa nhỏ của chất bán dẫn, hoa văn dày đặc và yêu cầu kích thước hạt rất nghiêm ngặt trong sản xuất, hộp wafer phải được đảm bảo môi trường sạch để kết nối với khoang phản ứng hộp môi trường vi mô của các máy sản xuất khác nhau.
Phương pháp chế tạo
Việc chế tạo tấm wafer LNOI bao gồm một số bước chính xác:
Bước 1: Cấy ion HeliCác ion heli được đưa vào tinh thể LN khối bằng cách sử dụng một máy cấy ion. Các ion này nằm ở độ sâu cụ thể, tạo thành một mặt phẳng yếu hơn, cuối cùng sẽ tạo điều kiện cho việc tách màng.
Bước 2: Hình thành nền cơ sởMột tấm silicon hoặc LN riêng biệt được oxy hóa hoặc xếp lớp với SiO2 bằng PECVD hoặc oxy hóa nhiệt. Bề mặt trên cùng của nó được san phẳng để liên kết tối ưu.
Bước 3: Liên kết LN với chất nềnTinh thể LN cấy ion được lật ngược và gắn vào wafer cơ sở bằng liên kết wafer trực tiếp. Trong các thiết lập nghiên cứu, benzocyclobutene (BCB) có thể được sử dụng như một chất kết dính để đơn giản hóa liên kết trong các điều kiện ít nghiêm ngặt hơn.
Bước 4: Xử lý nhiệt và tách màngQuá trình ủ kích hoạt sự hình thành bong bóng ở độ sâu cấy ghép, cho phép tách lớp màng mỏng (lớp LN trên cùng) khỏi khối. Lực cơ học được sử dụng để hoàn tất quá trình bong tróc.
Bước 5: Đánh bóng bề mặtĐánh bóng cơ học hóa học (CMP) được áp dụng để làm mịn bề mặt LN trên cùng, cải thiện chất lượng quang học và năng suất thiết bị.
Thông số kỹ thuật
| Vật liệu | Quang học Cấp LiNbO3 wafes (Trắng or Đen) | |
| Curie Nhiệt độ | 1142±0.7℃ | |
| Cắt Góc | X/Y/Z v.v. | |
| Đường kính/kích thước | 2”/3”/4” ±0,03mm | |
| Độ lớn(±) | <0,20mm ±0,005mm | |
| Độ dày | 0,18～0,5mm trở lên | |
| Sơ đẳng Phẳng | 16mm/22mm/32mm | |
| TTV | <3μm | |
| Cây cung | -30 | |
| cong vênh | <40μm | |
| Định hướng Phẳng | Tất cả đều có sẵn | |
| Bề mặt Kiểu | Đánh bóng một mặt (SSP)/Đánh bóng hai mặt (DSP) | |
| Đánh bóng bên Ra | <0,5nm | |
| S/T | 20/10 | |
| Bờ rìa Tiêu chuẩn | R = 0,2mm Loại C or Bullnose | |
| Chất lượng | Miễn phí of nứt (bong bóng) Và bao gồm) | |
| Quang học pha tạp | Mg/Fe/Zn/MgO vân vân vì quang học cấp LN bánh quế mỗi yêu cầu | |
| bánh xốp Bề mặt Tiêu chuẩn | Chiết suất | Không = 2,2878/Ne = 2,2033 @ bước sóng 632nm/phương pháp ghép lăng kính. |
| Sự ô nhiễm, | Không có | |
| Các hạt c>0,3μ m | <=30 | |
| Trầy xước, sứt mẻ | Không có | |
| Khuyết điểm | Không có vết nứt cạnh, vết xước, vết cưa, vết bẩn | |
| Bao bì | Số lượng/Hộp bánh wafer | 25 cái mỗi hộp |
Các trường hợp sử dụng
Do tính linh hoạt và hiệu suất của mình, LNOI được sử dụng trong nhiều ngành công nghiệp:
Photonic:Bộ điều biến nhỏ gọn, bộ ghép kênh và mạch quang tử.
RF/Âm học:Bộ điều biến quang âm, bộ lọc RF.
Máy tính lượng tử:Bộ trộn tần số phi tuyến tính và máy phát cặp photon.
Quốc phòng và Hàng không vũ trụ:Con quay hồi chuyển quang học có độ tổn thất thấp, thiết bị dịch chuyển tần số.
Thiết bị y tế:Cảm biến sinh học quang học và đầu dò tín hiệu tần số cao.
Câu hỏi thường gặp
H: Tại sao LNOI được ưa chuộng hơn SOI trong hệ thống quang học?
A:LNOI có hệ số quang điện cao cấp và phạm vi trong suốt rộng hơn, cho phép hiệu suất cao hơn trong các mạch quang tử.
Q: CMP có bắt buộc phải có sau khi chia tách không?
A:Có. Bề mặt LN tiếp xúc sẽ thô sau khi cắt ion và phải được đánh bóng để đáp ứng các thông số kỹ thuật cấp quang học.
Q: Kích thước wafer tối đa hiện có là bao nhiêu?
A:Các tấm wafer LNOI thương mại chủ yếu có kích thước 3” và 4”, mặc dù một số nhà cung cấp đang phát triển các biến thể 6”.
H: Lớp LN có thể được tái sử dụng sau khi tách không?
A:Tinh thể nền có thể được đánh bóng lại và tái sử dụng nhiều lần, mặc dù chất lượng có thể giảm sút sau nhiều chu kỳ.
H: Các tấm wafer LNOI có tương thích với xử lý CMOS không?
A:Có, chúng được thiết kế để phù hợp với các quy trình chế tạo chất bán dẫn thông thường, đặc biệt là khi sử dụng chất nền silicon.
