Tấm wafer SiC 4 inch, chất nền SiC bán cách điện 6H, loại cao cấp, dùng cho nghiên cứu và loại dùng thử.

Mô tả ngắn gọn:

Tấm nền silicon carbide bán cách điện được tạo thành bằng các công nghệ gia công như cắt, mài, đánh bóng, làm sạch, v.v. sau khi nuôi cấy tinh thể silicon carbide bán cách điện. Một lớp hoặc nhiều lớp tinh thể đáp ứng các yêu cầu chất lượng được nuôi cấy trên tấm nền theo phương pháp epitaxy, sau đó thiết bị RF vi sóng được chế tạo bằng cách kết hợp thiết kế mạch và đóng gói. Có sẵn các tấm nền tinh thể đơn silicon carbide bán cách điện kích thước 2 inch, 3 inch, 4 inch, 6 inch, 8 inch dành cho công nghiệp, nghiên cứu và thử nghiệm.


Đặc trưng

Thông số kỹ thuật sản phẩm

Cấp

Loại sản phẩm đạt chuẩn MPD (Z)

Loại sản xuất tiêu chuẩn (Loại P)

Điểm số giả (Điểm D)

 
Đường kính 99,5 mm ~ 100,0 mm  
  4H-SI 500 μm ± 20 μm

500 μm ± 25 μm

 
Định hướng tấm bán dẫn  

 

Lệch trục: 4,0° về phía <1120> ±0,5° đối với 4H-N, Trên trục: <0001> ±0,5° đối với 4H-SI

 
  4H-SI

≤1cm-2

≤5 cm-2

≤15 cm-2

 
  4H-SI

≥1E9 Ω·cm

≥1E5 Ω·cm

 
Định hướng phẳng chính

{10-10} ±5,0°

 
Chiều dài phẳng chính 32,5 mm ± 2,0 mm  
Chiều dài phẳng thứ cấp 18,0 mm ± 2,0 mm  
Định hướng phẳng thứ cấp

Mặt silicon hướng lên: 90° theo chiều kim đồng hồ. Từ mặt phẳng chính ±5,0°

 
Loại trừ cạnh

3 mm

 
LTV/TTV/Cung/Cong 3 μm/<5 μm/<15 μm/<30 μm 10 μm/<15 μm/<25 μm/<40 μm  
 

Độ nhám

Mặt C

    Đánh bóng Ra≤1 nm

Si face

CMP Ra≤0,2 nm    

Ra≤0,5 nm

Các vết nứt ở cạnh do ánh sáng cường độ cao

Không có

Tổng chiều dài ≤ 10 mm, đơn lẻ

chiều dài ≤ 2 mm

 
Tấm lục giác bằng ánh sáng cường độ cao Diện tích tích lũy ≤0,05% Diện tích tích lũy ≤0,1%  
Các vùng đa dạng cấu trúc bằng ánh sáng cường độ cao

Không có

Diện tích tích lũy ≤ 3%  
Các tạp chất cacbon có thể nhìn thấy Diện tích tích lũy ≤0,05% Diện tích tích lũy ≤3%  
Bề mặt silicon bị trầy xước do ánh sáng cường độ cao.  

Không có

Tổng chiều dài ≤ 1 * đường kính bánh wafer  
Các chip cạnh có cường độ ánh sáng cao Không cho phép kích thước có chiều rộng và chiều sâu ≥0,2 mm. Cho phép 5 cái, mỗi cái ≤1 mm  
Sự nhiễm bẩn bề mặt silicon do cường độ cao

Không có

 
Bao bì

Khay chứa nhiều tấm wafer hoặc hộp chứa một tấm wafer

 

Sơ đồ chi tiết

Sơ đồ chi tiết (1)
Sơ đồ chi tiết (2)

  • Trước:
  • Kế tiếp:

  • Hãy viết tin nhắn của bạn vào đây và gửi cho chúng tôi.